mercredi 3 octobre 2018

Retro-computing...


Et pour commencer, un peu de Forth. Je ne vais pas détailler ici ce langage  avec sa syntax en polonaise inverse, mais vous trouverez un début de son historique sur Wikipédia : https://fr.wikipedia.org/wiki/Forth_(langage). La question que l'on peut se poser est de se demander sur quel type de plateforme matérielle il serait possible d'expérimenter ce langage. Je ne poserai pas non plus la question de l'intérêt d'un tel langage, sachant que tout passionné d'informatique y trouvera matière à découverte, expérimentation et... satisfaction!

Il y a quelques années de cela j'ai développé une petite carte d'expérimentation à base de processeur NXP LPC1114FN28 :


Cette carte propose tout ce qu'il faut pour mener diverses expérimentations électroniques sans avoir à se soucier du câblage minimum nécessaire à la mise en fonction du processeur. Un simple câble USB et un terminal série suffit pour développer du code sur ce matériel. Le processeur utilisé ici n'est malheureusement plus disponible. NXP ayant arrêté la fabrication de cette version en boitier DIP. Ce type de processeur à cœur ARM M0 existe bien évidemment sous d'autres formats de boitier.

Comme je possède un certain nombre de ce processeurs LPC1114FN28 mais aussi de LPC810FN8, voici donc l'occasion de corriger les quelques petites imprécisions du circuit, histoire de finaliser effectivement le concept :



Repris et modifié d'une ancienne version de Kicad vieille de quelques années, avec la nouvelle version 5 sortie il y a quelques semaines. L'occasion aussi de rencontrer quelques légers 'bugs' de jeunesse de cette nouvelle version de Kicad.

Matthias Koch a développé un interpréteur Forth pour une multitude de plateformes matérielles dont ce processeur LPC1114. Le fichier hexadécimal directement programmable dans ce processeur ARM se trouve sur https://sourceforge.net/projects/mecrisp/. Il y a quatre ans la version disponible était la 2.1.3. Nous sommes passés à la version 2.4.5. C'était donc l'occasion de vérifier le bon fonctionnement de cette nouvelle version.

Pour programmer cet interpréteur Forth dans le LPC1114FN28, il suffit d'utiliser le logiciel Flash Magic disponible à cette adresse : http://www.flashmagictool.com.

Une fois fait, le démarrage du système ne pose aucun problème. A noter qu'avec l'interface USB de tye FTDI utilisée sur la carte de développement, il est nécessaire d'effacer les signaux RTS et DTR qui sont positionnés par défaut. Cela se fait très facilement en utilisant le logiciel RealTerm par exemple :


Dès lors que ces deux signaux sont effacés, le message d'invite apparaît :



La première chose à faire par la suite, consiste évidemment à faire clignoter une LED, le fameux 'Hello World', de l'embarqué :



Le code source directement envoyé à l'interpréteur est le suivant :


\ Blink a LED on P0.3

$4004402C constant IOCON_PIO0_3
$50003FFC constant GPIO0_DATA
$50008000 constant GPIO0_DIR

: blinky ( -- )
  $00 IOCON_PIO0_3 ! \ Set P0.3 as GPIO without Pullup/Pulldown.
  8 GPIO0_DIR !      \ Set P0.3 as Output

  begin
    8 GPIO0_DATA !
    1000000 0 do loop
      0 GPIO0_DATA !
    1000000 0 do loop
  key? until
;

A noter que le source diffère quelque peu de celui fourni en exemple avec la distribution Forth de Matthias Koch en ce sens que la LED intégrée à la carte de développement n'utilise pas le même port.

Ici il ne s'agit pas du port PIO1_8, mais du port PIO0_3. Contrairement à mes tests effectués il y a quatre ans maintenant ou j'avais connecté une LED sur le port PIO1_8, j'ai cette fois directement modifié le code source pour coller directement avec la réalité matérielle. Cela consiste principalement à modifier l'adresse des trois registres du processeur afférant au port  PIO0_3 :

$4004402C constant IOCON_PIO0_3
$50003FFC constant GPIO0_DATA
$50008000 constant GPIO0_DIR

Pour trouver facilement l'adresse des ces ports, il 'suffit' de rechercher un fichier 'include' sur le net du genre LPC11xx.h et de reconstruire les adresses à partir des données trouvées dans ce fichier. La plupart du temps, il s'agira d'une adresse de base à laquelle il suffit d'ajouter un offset.

Exemple de fichier de déclaration des ressources d'un processeur de type LPC11XX :


/****************************************************************************
 *   $Id:: LPC11xx.h 9198 2012-05-29 usb00175                     $
 *   Project: NXP LPC11xx software example  
 *
 *   Description:
 *     CMSIS Cortex-M0 Core Peripheral Access Layer Header File for 
 *     NXP LPC11xx Device Series 
 
 ****************************************************************************
 * Software that is described herein is for illustrative purposes only
* which provides customers with programming information regarding the
* products. This software is supplied "AS IS" without any warranties.
* NXP Semiconductors assumes no responsibility or liability for the
* use of the software, conveys no license or title under any patent,
* copyright, or mask work right to the product. NXP Semiconductors
* reserves the right to make changes in the software without
* notification. NXP Semiconductors also make no representation or
* warranty that such application will be suitable for the specified
* use without further testing or modification.
 
* Permission to use, copy, modify, and distribute this software and its 
* documentation is hereby granted, under NXP Semiconductors' 
* relevant copyright in the software, without fee, provided that it 
* is used in conjunction with NXP Semiconductors microcontrollers.  This 
* copyright, permission, and disclaimer notice must appear in all copies of 
* this code.
 
****************************************************************************/
#ifndef __LPC11xx_H__
#define __LPC11xx_H__
 
#ifdef __cplusplus
 extern "C" {
#endif 
 
/** @addtogroup LPC11xx_Definitions LPC11xx Definitions
  This file defines all structures and symbols for LPC11xx:
    - Registers and bitfields
    - peripheral base address
    - peripheral ID
    - PIO definitions
  @{
*/
 
 
/******************************************************************************/
/*                Processor and Core Peripherals                              */
/******************************************************************************/
/** @addtogroup LPC11xx_CMSIS LPC11xx CMSIS Definitions
  Configuration of the Cortex-M0 Processor and Core Peripherals
  @{
*/
 
/*
 * ==========================================================================
 * ---------- Interrupt Number Definition -----------------------------------
 * ==========================================================================
 */
typedef enum IRQn
{
/******  Cortex-M0 Processor Exceptions Numbers ***************************************************/
  NonMaskableInt_IRQn           = -14,    /*!< 2 Non Maskable Interrupt                           */
  HardFault_IRQn                = -13,    /*!< 3 Cortex-M0 Hard Fault Interrupt                   */
  SVCall_IRQn                   = -5,     /*!< 11 Cortex-M0 SV Call Interrupt                     */
  PendSV_IRQn                   = -2,     /*!< 14 Cortex-M0 Pend SV Interrupt                     */
  SysTick_IRQn                  = -1,     /*!< 15 Cortex-M0 System Tick Interrupt                 */
 
/******  LPC11Cxx or LPC11xx Specific Interrupt Numbers *******************************************************/
  WAKEUP0_IRQn                  = 0,        /*!< All I/O pins can be used as wakeup source.       */
  WAKEUP1_IRQn                  = 1,        /*!< There are 13 pins in total for LPC11xx           */
  WAKEUP2_IRQn                  = 2,
  WAKEUP3_IRQn                  = 3,
  WAKEUP4_IRQn                  = 4,   
  WAKEUP5_IRQn                  = 5,        
  WAKEUP6_IRQn                  = 6,        
  WAKEUP7_IRQn                  = 7,        
  WAKEUP8_IRQn                  = 8,        
  WAKEUP9_IRQn                  = 9,        
  WAKEUP10_IRQn                 = 10,       
  WAKEUP11_IRQn                 = 11,       
  WAKEUP12_IRQn                 = 12,       
  CAN_IRQn                      = 13,       /*!< CAN Interrupt                                    */
  SSP1_IRQn                     = 14,       /*!< SSP1 Interrupt                                   */
  I2C_IRQn                      = 15,       /*!< I2C Interrupt                                    */
  TIMER_16_0_IRQn               = 16,       /*!< 16-bit Timer0 Interrupt                          */
  TIMER_16_1_IRQn               = 17,       /*!< 16-bit Timer1 Interrupt                          */
  TIMER_32_0_IRQn               = 18,       /*!< 32-bit Timer0 Interrupt                          */
  TIMER_32_1_IRQn               = 19,       /*!< 32-bit Timer1 Interrupt                          */
  SSP0_IRQn                     = 20,       /*!< SSP0 Interrupt                                   */
  UART_IRQn                     = 21,       /*!< UART Interrupt                                   */
  Reserved0_IRQn                = 22,       /*!< Reserved Interrupt                               */
  Reserved1_IRQn                = 23,       
  ADC_IRQn                      = 24,       /*!< A/D Converter Interrupt                          */
  WDT_IRQn                      = 25,       /*!< Watchdog timer Interrupt                         */  
  BOD_IRQn                      = 26,       /*!< Brown Out Detect(BOD) Interrupt                  */
  FMC_IRQn                      = 27,       /*!< Flash Memory Controller Interrupt                */
  EINT3_IRQn                    = 28,       /*!< External Interrupt 3 Interrupt                   */
  EINT2_IRQn                    = 29,       /*!< External Interrupt 2 Interrupt                   */
  EINT1_IRQn                    = 30,       /*!< External Interrupt 1 Interrupt                   */
  EINT0_IRQn                    = 31,       /*!< External Interrupt 0 Interrupt                   */
} IRQn_Type;
 
/*
 * ==========================================================================
 * ----------- Processor and Core Peripheral Section ------------------------
 * ==========================================================================
 */
 
/* Configuration of the Cortex-M0 Processor and Core Peripherals */
#define __MPU_PRESENT             0         /*!< MPU present or not                               */
#define __NVIC_PRIO_BITS          2         /*!< Number of Bits used for Priority Levels          */
#define __Vendor_SysTickConfig    0         /*!< Set to 1 if different SysTick Config is used     */
 
/*@}*/ /* end of group LPC11xx_CMSIS */
 
 
#include "core_cm0.h"                       /* Cortex-M0 processor and core peripherals           */
#include "system_LPC11xx.h"                 /* System Header                                      */
 
 
/******************************************************************************/
/*                Device Specific Peripheral Registers structures             */
/******************************************************************************/
 
#if defined ( __CC_ARM   )
#pragma anon_unions
#endif
 
/*------------- System Control (SYSCON) --------------------------------------*/
/** @addtogroup LPC11xx_SYSCON LPC11xx System Control Block 
  @{
*/
typedef struct
{
  __IO uint32_t SYSMEMREMAP;            /*!< Offset: 0x000 System memory remap (R/W) */
  __IO uint32_t PRESETCTRL;             /*!< Offset: 0x004 Peripheral reset control (R/W) */
  __IO uint32_t SYSPLLCTRL;             /*!< Offset: 0x008 System PLL control (R/W) */
  __I uint32_t SYSPLLSTAT;             /*!< Offset: 0x00C System PLL status (R/ ) */
       uint32_t RESERVED0[4];
 
  __IO uint32_t SYSOSCCTRL;             /*!< Offset: 0x020 System oscillator control (R/W) */
  __IO uint32_t WDTOSCCTRL;             /*!< Offset: 0x024 Watchdog oscillator control (R/W) */
  __IO uint32_t IRCCTRL;                /*!< Offset: 0x028 IRC control (R/W) */
       uint32_t RESERVED1[1];
  __IO uint32_t SYSRSTSTAT;             /*!< Offset: 0x030 System reset status Register (R/ ) */
       uint32_t RESERVED2[3];
  __IO uint32_t SYSPLLCLKSEL;           /*!< Offset: 0x040 System PLL clock source select (R/W) */  
  __IO uint32_t SYSPLLCLKUEN;           /*!< Offset: 0x044 System PLL clock source update enable (R/W) */
       uint32_t RESERVED3[10];
 
  __IO uint32_t MAINCLKSEL;             /*!< Offset: 0x070 Main clock source select (R/W) */
  __IO uint32_t MAINCLKUEN;             /*!< Offset: 0x074 Main clock source update enable (R/W) */
  __IO uint32_t SYSAHBCLKDIV;           /*!< Offset: 0x078 System AHB clock divider (R/W) */
       uint32_t RESERVED4[1];
 
  __IO uint32_t SYSAHBCLKCTRL;          /*!< Offset: 0x080 System AHB clock control (R/W) */
       uint32_t RESERVED5[4];
  __IO uint32_t SSP0CLKDIV;             /*!< Offset: 0x094 SSP0 clock divider (R/W) */          
  __IO uint32_t UARTCLKDIV;             /*!< Offset: 0x098 UART clock divider (R/W) */
  __IO uint32_t SSP1CLKDIV;             /*!< Offset: 0x09C SSP1 clock divider (R/W) */          
       uint32_t RESERVED6[12];
 
  __IO uint32_t WDTCLKSEL;              /*!< Offset: 0x0D0 WDT clock source select (R/W) */
  __IO uint32_t WDTCLKUEN;              /*!< Offset: 0x0D4 WDT clock source update enable (R/W) */
  __IO uint32_t WDTCLKDIV;              /*!< Offset: 0x0D8 WDT clock divider (R/W) */
       uint32_t RESERVED8[1];              
  __IO uint32_t CLKOUTCLKSEL;           /*!< Offset: 0x0E0 CLKOUT clock source select (R/W) */
  __IO uint32_t CLKOUTUEN;              /*!< Offset: 0x0E4 CLKOUT clock source update enable (R/W) */
  __IO uint32_t CLKOUTDIV;              /*!< Offset: 0x0E8 CLKOUT clock divider (R/W) */       
       uint32_t RESERVED9[5];
  
  __IO uint32_t PIOPORCAP0;             /*!< Offset: 0x100 POR captured PIO status 0 (R/ ) */           
  __IO uint32_t PIOPORCAP1;             /*!< Offset: 0x104 POR captured PIO status 1 (R/ ) */   
       uint32_t RESERVED10[18];
  __IO uint32_t BODCTRL;                /*!< Offset: 0x150 BOD control (R/W) */
  __IO uint32_t SYSTCKCAL;              /*!< Offset: 0x154 System tick counter calibration (R/W) */
       
       uint32_t RESERVED13[7];
  __IO uint32_t NMISRC;                 /*!< Offset: 0x174 NMI source selection register (R/W) */
       uint32_t RESERVED14[34];
       
  __IO uint32_t STARTAPRP0;             /*!< Offset: 0x200 Start logic edge control Register 0 (R/W) */     
  __IO uint32_t STARTERP0;              /*!< Offset: 0x204 Start logic signal enable Register 0 (R/W) */      
  __O  uint32_t STARTRSRP0CLR;          /*!< Offset: 0x208 Start logic reset Register 0  ( /W) */
  __I uint32_t STARTSRP0;              /*!< Offset: 0x20C Start logic status Register 0 (R/) */
  __IO uint32_t STARTAPRP1;             /*!< Offset: 0x210 Start logic edge control Register 0 (R/W). (LPC11UXX only) */     
  __IO uint32_t STARTERP1;              /*!< Offset: 0x214 Start logic signal enable Register 0 (R/W). (LPC11UXX only) */      
  __O  uint32_t STARTRSRP1CLR;          /*!< Offset: 0x218 Start logic reset Register 0  ( /W). (LPC11UXX only) */
  __IO uint32_t STARTSRP1;              /*!< Offset: 0x21C Start logic status Register 0 (R/W). (LPC11UXX only) */
       uint32_t RESERVED17[4];
 
  __IO uint32_t PDSLEEPCFG;             /*!< Offset: 0x230 Power-down states in Deep-sleep mode (R/W) */
  __IO uint32_t PDAWAKECFG;             /*!< Offset: 0x234 Power-down states after wake-up (R/W) */        
  __IO uint32_t PDRUNCFG;               /*!< Offset: 0x238 Power-down configuration Register (R/W) */
       uint32_t RESERVED15[110];
  __I  uint32_t DEVICE_ID;              /*!< Offset: 0x3F4 Device ID (R/ ) */
} LPC_SYSCON_TypeDef;
/*@}*/ /* end of group LPC11xx_SYSCON */
 
 
/*------------- Pin Connect Block (IOCON) --------------------------------*/
/** @addtogroup LPC11xx_IOCON LPC11xx I/O Configuration Block 
  @{
*/
typedef struct
{
  __IO uint32_t PIO2_6;                 /*!< Offset: 0x000 I/O configuration for pin PIO2_6 (R/W) */
       uint32_t RESERVED0[1];
  __IO uint32_t PIO2_0;                 /*!< Offset: 0x008 I/O configuration for pin PIO2_0/DTR/SSEL1 (R/W) */
  __IO uint32_t RESET_PIO0_0;           /*!< Offset: 0x00C I/O configuration for pin RESET/PIO0_0  (R/W) */
  __IO uint32_t PIO0_1;                 /*!< Offset: 0x010 I/O configuration for pin PIO0_1/CLKOUT/CT32B0_MAT2 (R/W) */
  __IO uint32_t PIO1_8;                 /*!< Offset: 0x014 I/O configuration for pin PIO1_8/CT16B1_CAP0 (R/W) */
  __IO uint32_t SSEL1_LOC;              /*!< Offset: 0x018 IOCON SSEL1 location register (IOCON_SSEL1_LOC, address 0x4004 4018) */
  __IO uint32_t PIO0_2;                 /*!< Offset: 0x01C I/O configuration for pin PIO0_2/SSEL0/CT16B0_CAP0 (R/W) */
 
  __IO uint32_t PIO2_7;                 /*!< Offset: 0x020 I/O configuration for pin PIO2_7 (R/W) */
  __IO uint32_t PIO2_8;                 /*!< Offset: 0x024 I/O configuration for pin PIO2_8 (R/W) */
  __IO uint32_t PIO2_1;                 /*!< Offset: 0x028 I/O configuration for pin PIO2_1/nDSR/SCK1 (R/W) */
  __IO uint32_t PIO0_3;                 /*!< Offset: 0x02C I/O configuration for pin PIO0_3 (R/W) */
  __IO uint32_t PIO0_4;                 /*!< Offset: 0x030 I/O configuration for pin PIO0_4/SCL (R/W) */
  __IO uint32_t PIO0_5;                 /*!< Offset: 0x034 I/O configuration for pin PIO0_5/SDA (R/W) */
  __IO uint32_t PIO1_9;                 /*!< Offset: 0x038 I/O configuration for pin PIO1_9/CT16B1_MAT0 (R/W) */
  __IO uint32_t PIO3_4;                 /*!< Offset: 0x03C I/O configuration for pin PIO3_4 (R/W) */
 
  __IO uint32_t PIO2_4;                 /*!< Offset: 0x040 I/O configuration for pin PIO2_4 (R/W) */
  __IO uint32_t PIO2_5;                 /*!< Offset: 0x044 I/O configuration for pin PIO2_5 (R/W) */
  __IO uint32_t PIO3_5;                 /*!< Offset: 0x048 I/O configuration for pin PIO3_5 (R/W) */
  __IO uint32_t PIO0_6;                 /*!< Offset: 0x04C I/O configuration for pin PIO0_6/SCK0 (R/W) */
  __IO uint32_t PIO0_7;                 /*!< Offset: 0x050 I/O configuration for pin PIO0_7/nCTS (R/W) */
  __IO uint32_t PIO2_9;                 /*!< Offset: 0x054 I/O configuration for pin PIO2_9 (R/W) */
  __IO uint32_t PIO2_10;                /*!< Offset: 0x058 I/O configuration for pin PIO2_10 (R/W) */
  __IO uint32_t PIO2_2;                 /*!< Offset: 0x05C I/O configuration for pin PIO2_2/DCD/MISO1 (R/W) */
 
  __IO uint32_t PIO0_8;                 /*!< Offset: 0x060 I/O configuration for pin PIO0_8/MISO0/CT16B0_MAT0 (R/W) */
  __IO uint32_t PIO0_9;                 /*!< Offset: 0x064 I/O configuration for pin PIO0_9/MOSI0/CT16B0_MAT1 (R/W) */
  __IO uint32_t SWCLK_PIO0_10;          /*!< Offset: 0x068 I/O configuration for pin SWCLK/PIO0_10/SCK0/CT16B0_MAT2 (R/W) */
  __IO uint32_t PIO1_10;                /*!< Offset: 0x06C I/O configuration for pin PIO1_10/AD6/CT16B1_MAT1 (R/W) */
  __IO uint32_t PIO2_11;                /*!< Offset: 0x070 I/O configuration for pin PIO2_11/SCK0 (R/W) */
  __IO uint32_t R_PIO0_11;              /*!< Offset: 0x074 I/O configuration for pin TDI/PIO0_11/AD0/CT32B0_MAT3 (R/W) */
  __IO uint32_t R_PIO1_0;               /*!< Offset: 0x078 I/O configuration for pin TMS/PIO1_0/AD1/CT32B1_CAP0 (R/W) */
  __IO uint32_t R_PIO1_1;               /*!< Offset: 0x07C I/O configuration for pin TDO/PIO1_1/AD2/CT32B1_MAT0 (R/W) */
 
  __IO uint32_t R_PIO1_2;               /*!< Offset: 0x080 I/O configuration for pin nTRST/PIO1_2/AD3/CT32B1_MAT1 (R/W) */
  __IO uint32_t PIO3_0;                 /*!< Offset: 0x084 I/O configuration for pin PIO3_0/nDTR (R/W) */
  __IO uint32_t PIO3_1;                 /*!< Offset: 0x088 I/O configuration for pin PIO3_1/nDSR (R/W) */
  __IO uint32_t PIO2_3;                 /*!< Offset: 0x08C I/O configuration for pin PIO2_3/RI/MOSI1 (R/W) */
  __IO uint32_t SWDIO_PIO1_3;           /*!< Offset: 0x090 I/O configuration for pin SWDIO/PIO1_3/AD4/CT32B1_MAT2 (R/W) */
  __IO uint32_t PIO1_4;                 /*!< Offset: 0x094 I/O configuration for pin PIO1_4/AD5/CT32B1_MAT3 (R/W) */
  __IO uint32_t PIO1_11;                /*!< Offset: 0x098 I/O configuration for pin PIO1_11/AD7 (R/W) */
  __IO uint32_t PIO3_2;                 /*!< Offset: 0x09C I/O configuration for pin PIO3_2/nDCD (R/W) */
 
  __IO uint32_t PIO1_5;                 /*!< Offset: 0x0A0 I/O configuration for pin PIO1_5/nRTS/CT32B0_CAP0 (R/W) */
  __IO uint32_t PIO1_6;                 /*!< Offset: 0x0A4 I/O configuration for pin PIO1_6/RXD/CT32B0_MAT0 (R/W) */
  __IO uint32_t PIO1_7;                 /*!< Offset: 0x0A8 I/O configuration for pin PIO1_7/TXD/CT32B0_MAT1 (R/W) */
  __IO uint32_t PIO3_3;                 /*!< Offset: 0x0AC I/O configuration for pin PIO3_3/nRI (R/W) */
  __IO uint32_t SCK_LOC;                /*!< Offset: 0x0B0 SCK pin location select Register (R/W) */
  __IO uint32_t DSR_LOC;                /*!< Offset: 0x0B4 DSR pin location select Register (R/W) */
  __IO uint32_t DCD_LOC;                /*!< Offset: 0x0B8 DCD pin location select Register (R/W) */
  __IO uint32_t RI_LOC;                 /*!< Offset: 0x0BC RI pin location Register (R/W) */
 
  __IO uint32_t CT16B0_CAP0_LOC;        /*!< Offset: 0x0C0 IOCON CT16B0_CAP0 location register (IOCON_CT16B0_CAP0_LOC, address 0x4004 40C0) */
  __IO uint32_t SCK1_LOC;               /*!< Offset: 0x0C4 IOCON SCK1 location register (IOCON_SCK1_LOC, address 0x4004 40C4) */
  __IO uint32_t MISO1_LOC;              /*!< Offset: 0x0C8 IOCON MISO1 location register (IOCON_MISO1_LOC, address 0x4004 40C8) */
  __IO uint32_t MOSI1_LOC;              /*!< Offset: 0x0CC IOCON MOSI1 location register (IOCON_MOSI1_LOC, address 0x4004 40CC) */
  __IO uint32_t CT32B0_CAP0_LOC;        /*!< Offset: 0x0D0 IOCON CT32B0_CAP0 location register (IOCON_CT32B0_CAP0_LOC, address 0x4004 40D0) */
  __IO uint32_t RXD_LOC;                /*!< Offset: 0x0D4 IOCON RXD location register (IOCON_RXD_LOC, address 0x4004 40D4) */
} LPC_IOCON_TypeDef;
/*@}*/ /* end of group LPC11xx_IOCON */
 
 
/*------------- Power Management Unit (PMU) --------------------------*/
/** @addtogroup LPC11xx_PMU LPC11xx Power Management Unit 
  @{
*/
typedef struct
{
  __IO uint32_t PCON;                   /*!< Offset: 0x000 Power control Register (R/W) */
  __IO uint32_t GPREG0;                 /*!< Offset: 0x004 General purpose Register 0 (R/W) */
  __IO uint32_t GPREG1;                 /*!< Offset: 0x008 General purpose Register 1 (R/W) */
  __IO uint32_t GPREG2;                 /*!< Offset: 0x00C General purpose Register 2 (R/W) */
  __IO uint32_t GPREG3;                 /*!< Offset: 0x010 General purpose Register 3 (R/W) */
  __IO uint32_t GPREG4;                 /*!< Offset: 0x014 General purpose Register 4 (R/W) */
} LPC_PMU_TypeDef;
/*@}*/ /* end of group LPC11xx_PMU */
 
 
 
// ------------------------------------------------------------------------------------------------
// -----                                       FLASHCTRL                                      -----
// ------------------------------------------------------------------------------------------------
 
typedef struct {                            /*!< (@ 0x4003C000) FLASHCTRL Structure    */
  __I  uint32_t RESERVED0[4];
  __IO uint32_t FLASHCFG;                   /*!< (@ 0x4003C010) Flash memory access time configuration register */
  __I  uint32_t RESERVED1[3];
  __IO uint32_t FMSSTART;                   /*!< (@ 0x4003C020) Signature start address register */
  __IO uint32_t FMSSTOP;                    /*!< (@ 0x4003C024) Signature stop-address register */
  __I  uint32_t RESERVED2[1];
  __I  uint32_t FMSW0;                      /*!< (@ 0x4003C02C) Word 0 [31:0]          */
  __I  uint32_t FMSW1;                      /*!< (@ 0x4003C030) Word 1 [63:32]         */
  __I  uint32_t FMSW2;                      /*!< (@ 0x4003C034) Word 2 [95:64]         */
  __I  uint32_t FMSW3;                      /*!< (@ 0x4003C038) Word 3 [127:96]        */
  __I  uint32_t RESERVED3[1001];
  __I  uint32_t FMSTAT;                     /*!< (@ 0x4003CFE0) Signature generation status register */
  __I  uint32_t RESERVED4[1];
  __IO uint32_t FMSTATCLR;                  /*!< (@ 0x4003CFE8) Signature generation status clear register */
} LPC_FLASHCTRL_Type;
 
 
/*------------- General Purpose Input/Output (GPIO) --------------------------*/
/** @addtogroup LPC11xx_GPIO LPC11xx General Purpose Input/Output 
  @{
*/
typedef struct
{
  union {
    __IO uint32_t MASKED_ACCESS[4096];  /*!< Offset: 0x0000 to 0x3FFC Port data Register for pins PIOn_0 to PIOn_11 (R/W) */
    struct {
         uint32_t RESERVED0[4095];
    __IO uint32_t DATA;                 /*!< Offset: 0x3FFC Port data Register (R/W) */
    };
  };
       uint32_t RESERVED1[4096];
  __IO uint32_t DIR;                    /*!< Offset: 0x8000 Data direction Register (R/W) */
  __IO uint32_t IS;                     /*!< Offset: 0x8004 Interrupt sense Register (R/W) */
  __IO uint32_t IBE;                    /*!< Offset: 0x8008 Interrupt both edges Register (R/W) */
  __IO uint32_t IEV;                    /*!< Offset: 0x800C Interrupt event Register  (R/W) */
  __IO uint32_t IE;                     /*!< Offset: 0x8010 Interrupt mask Register (R/W) */
  __I uint32_t RIS;                    /*!< Offset: 0x8014 Raw interrupt status Register (R/ ) */
  __I uint32_t MIS;                    /*!< Offset: 0x8018 Masked interrupt status Register (R/ ) */
  __O uint32_t IC;                     /*!< Offset: 0x801C Interrupt clear Register (/W) */
} LPC_GPIO_TypeDef;
/*@}*/ /* end of group LPC11xx_GPIO */
 
/*------------- Timer (TMR) --------------------------------------------------*/
/** @addtogroup LPC11xx_TMR LPC11xx 16/32-bit Counter/Timer 
  @{
*/
typedef struct
{
  __IO uint32_t IR;                     /*!< Offset: 0x000 Interrupt Register (R/W) */
  __IO uint32_t TCR;                    /*!< Offset: 0x004 Timer Control Register (R/W) */
  __IO uint32_t TC;                     /*!< Offset: 0x008 Timer Counter Register (R/W) */
  __IO uint32_t PR;                     /*!< Offset: 0x00C Prescale Register (R/W) */
  __IO uint32_t PC;                     /*!< Offset: 0x010 Prescale Counter Register (R/W) */
  __IO uint32_t MCR;                    /*!< Offset: 0x014 Match Control Register (R/W) */
  union {
  __IO uint32_t MR[4];                  /*!< Offset: Match Register base */
  struct{
  __IO uint32_t MR0;                    /*!< Offset: 0x018 Match Register 0 (R/W) */
  __IO uint32_t MR1;                    /*!< Offset: 0x01C Match Register 1 (R/W) */
  __IO uint32_t MR2;                    /*!< Offset: 0x020 Match Register 2 (R/W) */
  __IO uint32_t MR3;                    /*!< Offset: 0x024 Match Register 3 (R/W) */
  };
  };
  __IO uint32_t CCR;                    /*!< Offset: 0x028 Capture Control Register (R/W) */
  __I  uint32_t CR0;                    /*!< Offset: 0x02C Capture Register 0 (R/ ) */
  __I  uint32_t CR1;                    /*!< Offset: 0x030 Capture Register 1 (R/ ) */
       uint32_t RESERVED1[2];
  __IO uint32_t EMR;                    /*!< Offset: 0x03C External Match Register (R/W) */
       uint32_t RESERVED2[12];
  __IO uint32_t CTCR;                   /*!< Offset: 0x070 Count Control Register (R/W) */
  __IO uint32_t PWMC;                   /*!< Offset: 0x074 PWM Control Register (R/W) */
} LPC_TMR_TypeDef;
/*@}*/ /* end of group LPC11xx_TMR */
 
 
/*------------- Universal Asynchronous Receiver Transmitter (UART) -----------*/
/** @addtogroup LPC11xx_UART LPC11xx Universal Asynchronous Receiver/Transmitter 
  @{
*/
typedef struct
{
  union {
  __I  uint32_t  RBR;                   /*!< Offset: 0x000 Receiver Buffer  Register (R/ ) */
  __O  uint32_t  THR;                   /*!< Offset: 0x000 Transmit Holding Register ( /W) */
  __IO uint32_t  DLL;                   /*!< Offset: 0x000 Divisor Latch LSB (R/W) */
  };
  union {
  __IO uint32_t  DLM;                   /*!< Offset: 0x004 Divisor Latch MSB (R/W) */
  __IO uint32_t  IER;                   /*!< Offset: 0x000 Interrupt Enable Register (R/W) */
  };
  union {
  __I  uint32_t  IIR;                   /*!< Offset: 0x008 Interrupt ID Register (R/ ) */
  __O  uint32_t  FCR;                   /*!< Offset: 0x008 FIFO Control Register ( /W) */
  };
  __IO uint32_t  LCR;                   /*!< Offset: 0x00C Line Control Register (R/W) */
  __IO uint32_t  MCR;                   /*!< Offset: 0x010 Modem control Register (R/W) */
  __I  uint32_t  LSR;                   /*!< Offset: 0x014 Line Status Register (R/ ) */
  __I  uint32_t  MSR;                   /*!< Offset: 0x018 Modem status Register (R/ ) */
  __IO uint32_t  SCR;                   /*!< Offset: 0x01C Scratch Pad Register (R/W) */
  __IO uint32_t  ACR;                   /*!< Offset: 0x020 Auto-baud Control Register (R/W) */
       uint32_t  RESERVED0;
  __IO uint32_t  FDR;                   /*!< Offset: 0x028 Fractional Divider Register (R/W) */
       uint32_t  RESERVED1;
  __IO uint32_t  TER;                   /*!< Offset: 0x030 Transmit Enable Register (R/W) */
       uint32_t  RESERVED2[6];
  __IO uint32_t  RS485CTRL;             /*!< Offset: 0x04C RS-485/EIA-485 Control Register (R/W) */
  __IO uint32_t  ADRMATCH;              /*!< Offset: 0x050 RS-485/EIA-485 address match Register (R/W) */
  __IO uint32_t  RS485DLY;              /*!< Offset: 0x054 RS-485/EIA-485 direction control delay Register (R/W) */
  __I  uint32_t  FIFOLVL;               /*!< Offset: 0x058 FIFO Level Register (R) */
} LPC_UART_TypeDef;
/*@}*/ /* end of group LPC11xx_UART */
 
 
/*------------- Synchronous Serial Communication (SSP) -----------------------*/
/** @addtogroup LPC11xx_SSP LPC11xx Synchronous Serial Port 
  @{
*/
typedef struct
{
  __IO uint32_t CR0;                    /*!< Offset: 0x000 Control Register 0 (R/W) */
  __IO uint32_t CR1;                    /*!< Offset: 0x004 Control Register 1 (R/W) */
  __IO uint32_t DR;                     /*!< Offset: 0x008 Data Register (R/W) */
  __I  uint32_t SR;                     /*!< Offset: 0x00C Status Registe (R/ ) */
  __IO uint32_t CPSR;                   /*!< Offset: 0x010 Clock Prescale Register (R/W) */
  __IO uint32_t IMSC;                   /*!< Offset: 0x014 Interrupt Mask Set and Clear Register (R/W) */
  __I uint32_t RIS;                    /*!< Offset: 0x018 Raw Interrupt Status Register (R/) */
  __I uint32_t MIS;                    /*!< Offset: 0x01C Masked Interrupt Status Register (R/) */
  __O uint32_t ICR;                    /*!< Offset: 0x020 SSPICR Interrupt Clear Register (/W) */
} LPC_SSP_TypeDef;
/*@}*/ /* end of group LPC11xx_SSP */
 
 
/*------------- Inter-Integrated Circuit (I2C) -------------------------------*/
/** @addtogroup LPC11xx_I2C LPC11xx I2C-Bus Interface 
  @{
*/
typedef struct
{
  __IO uint32_t CONSET;                 /*!< Offset: 0x000 I2C Control Set Register (R/W) */
  __I  uint32_t STAT;                   /*!< Offset: 0x004 I2C Status Register (R/ ) */
  __IO uint32_t DAT;                    /*!< Offset: 0x008 I2C Data Register (R/W) */
  __IO uint32_t ADR0;                   /*!< Offset: 0x00C I2C Slave Address Register 0 (R/W) */
  __IO uint32_t SCLH;                   /*!< Offset: 0x010 SCH Duty Cycle Register High Half Word (R/W) */
  __IO uint32_t SCLL;                   /*!< Offset: 0x014 SCL Duty Cycle Register Low Half Word (R/W) */
  __O  uint32_t CONCLR;                 /*!< Offset: 0x018 I2C Control Clear Register ( /W) */
  __IO uint32_t MMCTRL;                 /*!< Offset: 0x01C Monitor mode control register (R/W) */
  __IO uint32_t ADR1;                   /*!< Offset: 0x020 I2C Slave Address Register 1 (R/W) */
  __IO uint32_t ADR2;                   /*!< Offset: 0x024 I2C Slave Address Register 2 (R/W) */
  __IO uint32_t ADR3;                   /*!< Offset: 0x028 I2C Slave Address Register 3 (R/W) */
  __I  uint32_t DATA_BUFFER;            /*!< Offset: 0x02C Data buffer register ( /W) */
  __IO uint32_t MASK0;                  /*!< Offset: 0x030 I2C Slave address mask register 0 (R/W) */
  __IO uint32_t MASK1;                  /*!< Offset: 0x034 I2C Slave address mask register 1 (R/W) */
  __IO uint32_t MASK2;                  /*!< Offset: 0x038 I2C Slave address mask register 2 (R/W) */
  __IO uint32_t MASK3;                  /*!< Offset: 0x03C I2C Slave address mask register 3 (R/W) */
} LPC_I2C_TypeDef;
/*@}*/ /* end of group LPC11xx_I2C */
 
 
/*------------- Watchdog Timer (WDT) -----------------------------------------*/
/** @addtogroup LPC11xx_WDT LPC11xx WatchDog Timer 
  @{
*/
typedef struct
{
  __IO uint32_t MOD;                    /*!< Offset: 0x000 Watchdog mode register (R/W) */
  __IO uint32_t TC;                     /*!< Offset: 0x004 Watchdog timer constant register (R/W) */
  __O  uint32_t FEED;                   /*!< Offset: 0x008 Watchdog feed sequence register (W) */
  __I  uint32_t TV;                     /*!< Offset: 0x00C Watchdog timer value register (R) */
       uint32_t RESERVED0;
  __IO uint32_t WARNINT;                /*!< Offset: 0x014 Watchdog timer warning int. register (R/W) */
  __IO uint32_t WINDOW;                 /*!< Offset: 0x018 Watchdog timer window value register (R/W) */
} LPC_WDT_TypeDef;
/*@}*/ /* end of group LPC11xx_WDT */
 
 
/*------------- Analog-to-Digital Converter (ADC) ----------------------------*/
/** @addtogroup LPC11xx_ADC LPC11xx Analog-to-Digital Converter 
  @{
*/
typedef struct
{
  __IO uint32_t CR;                     /*!< Offset: 0x000       A/D Control Register (R/W) */
  __IO uint32_t GDR;                    /*!< Offset: 0x004       A/D Global Data Register (R/W) */
       uint32_t RESERVED0;
  __IO uint32_t INTEN;                  /*!< Offset: 0x00C       A/D Interrupt Enable Register (R/W) */
  __IO uint32_t DR[8];                  /*!< Offset: 0x010-0x02C A/D Channel 0..7 Data Register (R/W) */
  __I  uint32_t STAT;                   /*!< Offset: 0x030       A/D Status Register (R/ ) */
} LPC_ADC_TypeDef;
/*@}*/ /* end of group LPC11xx_ADC */
 
 
/*------------- CAN Controller (CAN) ----------------------------*/
/** @addtogroup LPC11xx_CAN LPC11xx Controller Area Network(CAN) 
  @{
*/
typedef struct
{
  __IO uint32_t CNTL;               /* 0x000 */
  __IO uint32_t STAT;
  __IO uint32_t EC;
  __IO uint32_t BT;
  __IO uint32_t INT;
  __IO uint32_t TEST;
  __IO uint32_t BRPE;
       uint32_t RESERVED0;
  __IO uint32_t IF1_CMDREQ;         /* 0x020 */
  __IO uint32_t IF1_CMDMSK;
  __IO uint32_t IF1_MSK1;
  __IO uint32_t IF1_MSK2;
  __IO uint32_t IF1_ARB1;
  __IO uint32_t IF1_ARB2;
  __IO uint32_t IF1_MCTRL;
  __IO uint32_t IF1_DA1;
  __IO uint32_t IF1_DA2;
  __IO uint32_t IF1_DB1;
  __IO uint32_t IF1_DB2;
       uint32_t RESERVED1[13];   
  __IO uint32_t IF2_CMDREQ;         /* 0x080 */
  __IO uint32_t IF2_CMDMSK;
  __IO uint32_t IF2_MSK1;
  __IO uint32_t IF2_MSK2;
  __IO uint32_t IF2_ARB1;
  __IO uint32_t IF2_ARB2;
  __IO uint32_t IF2_MCTRL;
  __IO uint32_t IF2_DA1;
  __IO uint32_t IF2_DA2;
  __IO uint32_t IF2_DB1;
  __IO uint32_t IF2_DB2;
       uint32_t RESERVED2[21];
  __I  uint32_t TXREQ1;             /* 0x100 */
  __I  uint32_t TXREQ2;
       uint32_t RESERVED3[6];
  __I  uint32_t ND1;                /* 0x120 */
  __I  uint32_t ND2;
       uint32_t RESERVED4[6];
  __I  uint32_t IR1;                /* 0x140 */
  __I  uint32_t IR2;
       uint32_t RESERVED5[6];
  __I  uint32_t MSGV1;              /* 0x160 */
  __I  uint32_t MSGV2;
       uint32_t RESERVED6[6];
  __IO uint32_t CLKDIV;             /* 0x180 */
} LPC_CAN_TypeDef;
/*@}*/ /* end of group LPC11xx_CAN */
 
#if defined ( __CC_ARM   )
#pragma no_anon_unions
#endif
 
/******************************************************************************/
/*                         Peripheral memory map                              */
/******************************************************************************/
/* Base addresses                                                             */
#define LPC_FLASH_BASE        (0x00000000UL)
#define LPC_RAM_BASE          (0x10000000UL)
#define LPC_APB0_BASE         (0x40000000UL)
#define LPC_AHB_BASE          (0x50000000UL)
 
/* APB0 peripherals                                                           */
#define LPC_I2C_BASE          (LPC_APB0_BASE + 0x00000)
#define LPC_WDT_BASE          (LPC_APB0_BASE + 0x04000)
#define LPC_UART_BASE         (LPC_APB0_BASE + 0x08000)
#define LPC_CT16B0_BASE       (LPC_APB0_BASE + 0x0C000)
#define LPC_CT16B1_BASE       (LPC_APB0_BASE + 0x10000)
#define LPC_CT32B0_BASE       (LPC_APB0_BASE + 0x14000)
#define LPC_CT32B1_BASE       (LPC_APB0_BASE + 0x18000)
#define LPC_ADC_BASE          (LPC_APB0_BASE + 0x1C000)
#define LPC_PMU_BASE          (LPC_APB0_BASE + 0x38000)
#define LPC_FLASHCTRL_BASE    (LPC_APB0_BASE + 0x3C000)
#define LPC_SSP0_BASE         (LPC_APB0_BASE + 0x40000)
#define LPC_IOCON_BASE        (LPC_APB0_BASE + 0x44000)
#define LPC_SYSCON_BASE       (LPC_APB0_BASE + 0x48000)
#define LPC_CAN_BASE          (LPC_APB0_BASE + 0x50000)
#define LPC_SSP1_BASE         (LPC_APB0_BASE + 0x58000)
 
/* AHB peripherals                                                            */
#define LPC_GPIO_BASE         (LPC_AHB_BASE  + 0x00000)
#define LPC_GPIO0_BASE        (LPC_AHB_BASE  + 0x00000)
#define LPC_GPIO1_BASE        (LPC_AHB_BASE  + 0x10000)
#define LPC_GPIO2_BASE        (LPC_AHB_BASE  + 0x20000)
#define LPC_GPIO3_BASE        (LPC_AHB_BASE  + 0x30000)
 
/******************************************************************************/
/*                         Peripheral declaration                             */
/******************************************************************************/
#define LPC_I2C               ((LPC_I2C_TypeDef    *) LPC_I2C_BASE   )
#define LPC_WDT               ((LPC_WDT_TypeDef    *) LPC_WDT_BASE   )
#define LPC_UART              ((LPC_UART_TypeDef   *) LPC_UART_BASE  )
#define LPC_TMR16B0           ((LPC_TMR_TypeDef    *) LPC_CT16B0_BASE)
#define LPC_TMR16B1           ((LPC_TMR_TypeDef    *) LPC_CT16B1_BASE)
#define LPC_TMR32B0           ((LPC_TMR_TypeDef    *) LPC_CT32B0_BASE)
#define LPC_TMR32B1           ((LPC_TMR_TypeDef    *) LPC_CT32B1_BASE)
#define LPC_ADC               ((LPC_ADC_TypeDef    *) LPC_ADC_BASE   )
#define LPC_PMU               ((LPC_PMU_TypeDef    *) LPC_PMU_BASE   )
#define LPC_FLASHCTRL         ((LPC_FLASHCTRL_Type *) LPC_FLASHCTRL_BASE)
#define LPC_SSP0              ((LPC_SSP_TypeDef    *) LPC_SSP0_BASE  )
#define LPC_SSP1              ((LPC_SSP_TypeDef    *) LPC_SSP1_BASE  )
#define LPC_CAN               ((LPC_CAN_TypeDef    *) LPC_CAN_BASE   )
#define LPC_IOCON             ((LPC_IOCON_TypeDef  *) LPC_IOCON_BASE )
#define LPC_SYSCON            ((LPC_SYSCON_TypeDef *) LPC_SYSCON_BASE)
#define LPC_GPIO0             ((LPC_GPIO_TypeDef   *) LPC_GPIO0_BASE )
#define LPC_GPIO1             ((LPC_GPIO_TypeDef   *) LPC_GPIO1_BASE )
#define LPC_GPIO2             ((LPC_GPIO_TypeDef   *) LPC_GPIO2_BASE )
#define LPC_GPIO3             ((LPC_GPIO_TypeDef   *) LPC_GPIO3_BASE )
 
#ifdef __cplusplus
}
#endif
 
#endif  /* __LPC11xx_H__ */
 

Le code ainsi modifié à fonctionné immédiatement. La LED clignote un peu plus rapidement qu'au Hertz malgré deux boucles d'un million d'itérations, soit 2 millions d'itérations par seconde. Pas mal pour un processeur qui fonctionne à à peine plus de 10MHz!

Remarque intéressante : il existe une instruction compiletoflash qui permet de rendre le code permanent. Quelques informations peuvent être trouvées au sujet de ce système sur le site de Jean-Claude Wippler  https://jeelabs.org/2015/07/22/forth-on-a-dip/.

A tester, notamment la liaison série et un afficheur LCD par exemple.

A suivre...

UPDATE [01 novembre 2018] Autre plateforme de test.

La version DIP28 du LPC1114 fournie par NXP est dorénavant obsolète, cependant le LPC1114 existe toujours en version 28 pattes en boitier TSSOP (LPC1114FDH28/102) au prix de 2,13€ chez Mouser et en boitier LQFP48 (LPC1114FBD483021) au prix de 2,60€HT toujours chez Mouser (pub gratuite). Il y a quelques années de cela, j'avais acheté chez WaveShare une petite carte de développement à base de ce processeur LPC1114 en version 48 pattes LQFP :

Cette carte possède une interface de type SWD pour la programmation du processeur. J'avais bien envie de tester ce type de programmation mais cela implique l'achat d'une interface de programmation, parfois à prix élevé. Segger propose une interface assez simple à utiliser puisque se connectant au port USB d'un PC et proposant une interface multiple pouvant fonctionner en mode SWD, il s'agit de l'interface de programmation J-Link :


J'ai acquis cette interface il y a quelques années et, ne m'en étant jamais servi, j'ai pensé que sa mise en pratique sur cette carte de développement était bienvenue.
Le 'seul' petit problème de cette interface de programmation est qu'elle n'est pas prise en compte par le programme graphique J-Flash :


C'est bien dommage et frustrant. 50€ en gros pour cette version de J-Link et plus de 400€ pour finalement la même version mais programmée avec un firmware 'acceptable' par ce logiciel graphique, bof! Il va donc falloir utiliser l'appareil en ligne de commande, version 'old style' DOS :-(
Mais bon, cela fonctionne, et puis pour un besoin simple de programmation cela suffira. Il convient donc lancer une session 'DOS', de configurer le processus de programmation puis de lancer la programmation de la flash du processeur. Un compte rendu express d'une session typique de programmation peut se résumer à ceci :


En gros cela se résume à sélectionner le type d'interface de programmation de type SWD, à choisir le processeur ainsi que la vitesse de l'interface de programmation. Par la suite, la programmation se lance par la simple commande 'loadfile', suivi du fichier *.hex dans mon cas, ainsi que l'adresse flash ou doit se loger le programme, 0x80000000 dans le cas du LPC1114.

Photo du montage avec le programmateur J-Link :



Force est de constater que la programmation se déroule de façon très rapide et très efficace. Afin de préparer la petite carte à recevoir le logiciel Forth, j'y ai raccordé un câble USB/Série TTL de chez FTDI en version 3,3V. Une fois la programmation du processeur effectuée, une session terminale se déroule de la même façon qu'avec la carte de développement que j'ai développé :


J'y ai donc téléchargé le petit programme de clignotement d'une LED, cette fois sans l'adapter à l'une des quatre LEDs présent sur la carte. J'ai tout simplement connecté une LED externe munie de sa résistance de limitation au port PIO0_3 de la carte. le lancement du clignotement de la LED se fait tout simplement par la commande 'Blinky', invoquant le programme précédemment envoyé à l'interpréteur Forth. Et de nouveau, aucun problème, tout fonctionne comme prévu.

Conclusion n° 1(provisoire) : J'ai mis un certain temps à me décider à utiliser l'interface J-Link ainsi que cette carte de développement. En fait, arriver à un résultat concluant m'a pris moins de temps que celui nécessaire à la rédaction de cet update. Je suis toujours impressionné par la rapidité de ce Forth embarqué. J'avais prévu l'utilisation d'un afficheur LCD comme prochaine étape de ma découverte de ce langage de programmation. Je maintiens donc cet objectif suivant.

Conclusion n°2 : j'ai voulu tester la programmation de cette carte WaveShare par la méthode série et bootloader. Le câble FTDI ne fournissant pas l'ensemble des signaux nécessaires à cette configuration, j'ai donc récupérer l'ensemble du bus sur une de mes cartes de développement. Le bus est constitué des signaux TX, RX, DTR et RTS.

Photo du montage de programmation par liaison série et bootloader:



J'utilise donc cette fois le logiciel Flash Magic :


Cela me permet de vérifier le bon fonctionnement de l'ensemble. Une demande de signature de circuit me renvoi l'information suivante :


Cela semble se passer correctement. Il ne reste plus qu'à effacer le composant et à le programmer de nouveau avec le firmware Forth :


La programmation semble s'être bien passée. J'avais laissé la vitesse de communication à 9600 bauds par défaut. Les opérations de programmation et de vérification prennent donc significativement plus de temps qu'avec l'interface SWD de l'outil de programmation Segger J-Link. D'instantané, ou quasi, par le biais de la liaison série le processus complet prend presque 30 secondes à 9600 Bauds.

Après vérification, le firmware Forth est correctement installé dans le processeur. Le téléchargement du programme Blinky fonctionne aussi parfaitement :



Cette façon de faire est un peu plus artisanale, puisqu'un certain nombre de bouts de fils sont à connecter en l'air. Par contre, le coût de l'ensemble est très significativement moins élevé que la solution Segger. L'interface graphique fournie par FlashMagic est largement suffisante et bien plus pratique que le mode DOS imposé par Segger avec sa version EDU de l'interface J-Link.

A noter par contre, que l'interface Segger est en mesure d'effectuer du débogage temps réel avec le logiciel approprié, même en version EDU. Ce qu'est bien évidemment incapable de faire la solution de programmation par liaison série. Cela n'est d'ailleurs pas son objectif.

mardi 11 septembre 2018

Une Drumulator a l'atelier...

Pour effectuer une bonne rentrée, rien de tel qu'un petit exercice de 'style' pour se remettre dans le bain. En l'occurrence, une Drumulator en panne :


J'ai déjà eu l'occasion de dépanner une telle boîte à rythme, c'était en juillet 2016. A l'époque, j'avais acheté cette machine qui présentait quelques petits défauts de fonctionnement, dont le 'fameux' BAD au démarrage. Pour l'occasion, j'avais décidé de développer un petit système de diagnostics se présentant sous la forme d'une carte processeur à base de circuit ATmega328, à enficher à la place d'un processeur Z80. Doté d'une programmation adéquate, cette carte de diag devait me permettre de prendre le contrôle de la Drumulator et d'en tester les différentes parties.

Première version à droite et version finale à gauche.
A noter qu'il existait une ROM de diags initialement crée par EMU censée effectuer ce genre de travail. Pour cela, il faut quand même que la partie processeur de la machine en test soit fonctionnelle, sinon son exécution est impossible. Et puis de toute façon, je n'ai jamais réussi à trouver cette ROM. Il est fort à parier qu'elle ne soit d'ailleurs plus du tout trouvable!

Cette nouvelle Drumulator ne s'allume pas du tout donc de toute façon la ROM de diags EMU aurait été inutile. Le propriétaire de la machine m'a indiqué avoir eu des problèmes d'alimentation et avoir changé les condensateurs de filtrage de la partie analogique ainsi que que les régulateurs 15V positifs et négatifs. D'autre part je constate que la machine a sans doute subi plusieurs interventions puisque l'optocoupleur pour l'interface MIDI est présent, ainsi qu'un condensateur de filtrage 100nF remplacé sur un circuit logique.

Comme la machine ne donne aucun signe de vie, la première chose à vérifier a été les tensions d'alimentation. Rien à signaler de ce côté-là, si ce n'est une alimentation un peu élevée pour les RAM statiques, mais rien de dramatique : 5,4V. A l'oscilloscope par contre, la situation est plus alarmante. Si le signal d'horloge de 2,4MHz est bien présent, le bus d'adresse du Z80 'semble' bloqué à une même adresse haute (A15 = 1), sans évolution. Pas très engageant tout cela!

J'ai donc inséré mon système de diags en lieu et place du Z80 :


Puis j'ai tenté l'exécution du premier test, à savoir l'allumage séquentiel de tous les segments et LEDs de la machine :


Le résultat se soldant par absolument aucune réaction à l'affichage. Ce test est pourtant simple et met en jeu un minimum de composants de la partie processeur. J'ai donc retiré tous les circuits sur support, ainsi que les deux RAM 14J et 15J de type 2114 directement soudées sur le circuit imprimé, et pour lesquelles j'ai aussi prévu des supports. Le système de gestion des afficheurs/LEDs étant minimal, j'ai donc tenté d'allumer au moins un segment 'à la main' afin de vérifier le fonctionnement du système. Ce qui fût validé. Après examen approfondi, il s'est avéré que c'était le circuit 13J, un 74LS138, qui ne réalisait plus sa fonction de décodage d'adresse :


J'en ai profité pour mettre aussi ce circuit sur support, on ne sait jamais.

Confiant, j'ai donc inséré une RAM statique de type 6116 pour y effectuer le test de lecture/écriture. C'est à partir de ce moment que tout s'est réellement compliqué et que les heures de tests et de questionnements se sont accumulées.

En effet, le test ne se déroulant pas correctement avec un affichage de données vraiment étrange, il m'a fallu un certain temps pour constater que le système de sélection des différents circuits ne fonctionnait pas. Le sondage à l'oscilloscope m'a permis de découvrir que le circuit 15F, un quadruple portes OU ne générait plus les signaux MEMWR.D et MEMRD.D. De la même façon que précédemment, j'ai aussi placé un support de circuit avant de remplacer ce composant.



De plus, j'a pu constater que suite au remplacement de ce circuit, les signaux MREQ-RD-WR générés par mon circuit de diags étaient redevenus corrects alors que précédemment, ils semblaient rester au niveau logique '1', soit 5V. Cette constatation étant vraie alors qu'aucun circuit mémoire n'était installé, mais redevenait fausse dès lors qu'au moins une des deux 6116 était installée. Donc, les mémoires de 2Ko SRAM semblaient poser problème. La mise en place du seul exemplaire réputé fonctionnel en ma possession m'a donné le même résultat.

Donc, le problème semblait venir d'ailleurs. Après un certain temps passé à l'oscilloscope sur les signaux des RAM, j'ai décidé de contrôler leur alimentation. Et la, grosse surprise, la tension d'alimentation présentait une espèce de sinusoïde évoluant de 5V à... plus de 10V. Le piège absolu!!!

Non seulement la fréquence de cette 'sinusoïde' m'empêchait de constater de façon évidente le problème avec mon multimètre 'TRUE RMS' puisque le signal comportait une forte composant continue et que la fréquence d'oscillation était bien plus élevée que le 50Hz, mais de plus les mémoires statiques ne chauffaient pas puisqu'elles n'étaient pas constamment soumises au 10V d'alimentation. A noter aussi que la sinusoïde n'était pas non plus vraiment une sinusoïde....

Dès lors, quelques minutes d'examen de la partie alimentation, et quelques tests à l'oscilloscope m'on permis de trouver rapidement le problème :


Grand classique de l'alimentation sauvegardée...

Les RAM statiques sont alimentée par le +5M.P, en fait du 'presque' 5V. Deux diodes D1 et D3 sont placées pour aiguiller soit l'alimentation +3,2V de la batterie, soit le +5V fourni par le régulateur VR1 vers les mémoires. Le +5V fourni par l'alimentation générale (VR1) prenant automatiquement le dessus dès son apparition. La diode D2 de type 1N914 est placée dans la ligne de masse du régulateur VR1 pour ramener sa référence à +0,6V au dessus de la masse. De ce fait, VR1 délivre non pas 5V mais 5,6Vpar rapport à la 'vraie' masse. Les 0,6V supplémentaires étant 'supprimés' par la diode D1 (tension de seuil), de sorte que les RAM statiques sont alimentées à environ 5V en fonctionnement.

Tout cela semble magnifique, sauf que si la diode D2 qui référence la masse du régulateur à +0,6V au dessus de la masse commune disparaît, et bien le régulateur ne régule plus et fournit pratiquement la même tension que celle qu'il reçoit en entrée. Dans le cas de cette Drumulator, VR1 reçoit un peu plus de 11V et fourni donc un joli 10V. La petite 'gâterie' sur cette machine, est que cette diode 1N914 n'était pas franchement coupée mais oscillait entre un état coupé et fonctionnel selon une courbe périodique de forme sinusoïdale quasi aléatoire. ce qui rendait la détection de se problème pas franchement évidente.

La diode 1N914 défectueuse.
J'ai remplacé cette diode par une simple 1N4148 et tout est rentré dans l'ordre. Une belle tension de 5V est maintenant fournie aux deux mémoires statiques 13K et 15K!

Avant de continuer les tests des différents sous-systèmes de cette machine, il me semble imaginable de penser que, en faisant abstraction d'éventuels problèmes liés à des interventions techniques précédentes, cette diode 1N914, par son dysfonctionnement, a perturbé le fonctionnement du régulateur VR1 qui s'est mis à produire une tension trop élevée pour les deux circuits de RAM statique.

Ces circuits de RAM (j'en suis absolument sur pour au moins un d'entre eux) se sont mis à dysfonctionner eux aussi en plaçant de façon arbitraire les signaux des différents bus dans des états forcés (drivers d'entrées/sorties détruits). Dès lors, les impédances très faibles (pour ne pas dire nulles) des pattes de ces deux RAM ont fini par détruire les sorties d'autres composants et rendre le système de sélection totalement inopérant. Jolie réaction en chaîne...

Et ça n'est pas fini! Cette tension sauvegardée +5M.P alimente aussi le circuit de génération des signaux de sélection des SRAM. Ce circuit est censé être toujours alimenté, même lors de la coupure secteur, grâce à la sauvegarde par pile. Le rôle de ce circuit est d'empêcher la sélection accidentelle des RAM sauvegardée lors de la phase de démarrage et d'arrêt du processeur.


Ce circuit, référencé 13E sur le schéma est un circuit de type CMOS HEF4023. Les sortie n° 9, 10 et 6 ne réagissent plus du tout aux entrées et restent désespérément fixées à environ 2V. Ce HEF4023 devrait toujours fonctionner puisque, contrairement aux circuits TTL, sa plage de tension d'alimentation s'étend jusqu'à plus de 15V. Mais non, il est définitivement hors service. La aussi, il a fallu procéder à son remplacement, avec pose d'un support de circuit intégré au préalable, cela facilitera d'éventuelles nouvelles interventions. Ce circuit conditionne aussi l'accès aux deux RAM de type 2114 marqués 14J et 15J sur le schéma. Le test de ces RAM par mon outil de diagnostics m'indique que ces mémoires sont en erreur. J'espère donc régler aussi ce problème par le changement de ce HEF4023.

Progressons dans le dépannage de cette Drumulator... Le circuit HEF4023 a été changé, j'espère maintenant un tout autre comportement de mes tests par rapport à ce que j'obtenais précédemment :


Effectivement, cela se passe beaucoup mieux mais ça n'est pas encore ça! Les bits de donnée D4 et D5 restent à l'état logique '1' bien que D5 semble changer d'état de temps en temps. Il n'est encore pas possible de tester le fonctionnement de l'appareil, mais une 'sortie de crise' semble quand même se dessiner.

Après examen du schéma de cette Drumulator, il apparaît qu'un seul composant autre que l'outil de diags est en mesure de forcer l'état des bits du bus de données. Il s'agit du circuit 10J, un 14503 de type CMOS qui n'est plus fabriqué de nos jours. Ce circuit est utilisé en temps que buffer 3 états et, mis à part les bits de données D4 et D5, il transmet le code de retour des touches du panneau de commande sur le quartet de poids faible du bus de données. Après le test des touches avec l'outil de diags, ce circuit n'est visiblement pas à mettre en cause.

La partie du 14503 qui gère le bit de donnée D5.

Et l'autre partie du 14503 qui gère le bit D4.

Or, ce composant 14503 est sélectionné par un signal nommé CSRPB. Ce signal est généré par un simple circuit logique de type LS00 :


Et comme par hasard, la sortie n° 8 de ce 74LS00 reste la majorité du temps à l'état bas. Pas constamment, mais suffisamment pour sélectionner de façon périodique le circuit 14503 et ainsi perturber fortement les bits n° 4 et 5 du bus de données. Tout en générant, par le fait, un léger court-circuit pour le composant mémoire délivrant sa données sur le bus. Situation problématique. Les bits D0 à D3 ne sont pas perturbés parce que simplement reliés en pull-up de 10K par le circuit 14503. Et comme par hasard (encore), ce circuit 74LS00 référencé 13F est le circuit quelque peu modifié par l'ajout de l'entrée M.I.D.I. :

Le circuit 13F aurait-il subi quelques mauvais traitements?
Une fois ce circuit changé, avec mise en place d'un support de circuit intégré, la série de diagnostics effectués avec mon outil dédié se passe bien. Hormis quelques touches bleues qui semblent ne pas fonctionner. Après examen de ces touches, ils semble qu'elles soient en mauvais état et seules responsables de leur non fonctionnement. Un petit test avec un brin de fil pour simuler l'appuie donne bien le résultat escompté. Ouf, au moins il ne s'agit pas d'un problème électronique. Je tente donc la mise en place des composants de la partie processeur et pour la première fois, à l'allumage de la machine, j'obtiens le 'fameux' 'bAd :


Cela ne se voit pas obligatoirement très bien, mais l'afficheur affiche bien le message bAd.

Quelques appuis sur les touches de la face avant de la machine m'indiquent que le système ne plante pas. Ouf, tout ça, pour juste ça! Il est vrai que la partie processeur de cette Drumulator souffrait de plusieurs maux simultanés qui a rendu très difficile la déterminations de la première bonne piste à suivre. Une fois trouvée, la suite s'est déroulée normalement. Je n'ai pas encore testé cette B.A.R. en audio. Je n'ose imaginer le dépannage de la partie numérique de la génération sonore. Il y en aurait encore peut-être pour des heures.

Pour l'instant, j'ai changé une diode petits signaux dans la partie alimentation, et quelques circuits intégrés logiques dans la partie processeur. Il serait aussi nécessaire de changer les supports de circuits intégrés d'origine par des modèles récents parce qu'ils génèrent parfois des faux contacts, ce qui rend le fonctionnement de la machine quelque peu problématique. Les deux SRAM 6116 sont évidemment défectueuses :

Définitivement H.S.!
Il me reste aussi à trouver des 6116. Je n'en possède plus et pour faire mes tests j'ai du emprunter celles de ma propre Drumulator. Je m'étais débarrassé de mes 6116 il y a déjà quelques années et n'avais conservé que les modèles de 8Ko, pensant que je n'en aurais jamais l'utilité. Erreur....

[Update 16/09/2018] J'ai procédé au remplacement de quelques supports de circuits intégrés. Les deux RAMs ainsi que le processeur sont passés sur supports de type lyre. Pour le plus grand bien de la machine. Bien que cette Drumulator semblait fonctionner correctement, il arrivait très régulièrement qu'elle reste plantée avec tous les segments et LEDs allumés. Le support du processeur Z80 ne procurait plus des contacts fiables. Après l'échange par un modèles récent et de bonne facture, la machine fonctionne dorénavant normalement :


Les supports de circuits d'origine sont munis d'une espèce de 'strip' dont je ne vois pas bien l'utilistési ce n'est lors de la phase de soudage à la vague, qui rendent leur retrait du circuit imprimé un peu plus compliqué. Les pins restant 'coincées' par ce strip de sorte qu'il faut presque avoir envie d'arracher la patte, plutôt que de la retirer délicatement, ce qui rend l'opération plus longue et délicate, évidemment :-(


Cependant, une fois l'opération terminée et la mise en place de deux RAMs statiques de 2Ko reçues neuves effectuée, la machine, après avoir démarré sur le message habituel 'bAd', à passé sans problème la phase de ré-initialisation.

La mise en place d'une pile neuve...


... a terminé le dépannage et la restauration de toute la partie processeur : ouf!

J'ai passé plus d'une dizaine d'heure en tout pour réussir à dépanner jusqu'au bout cette partie de la machine. La somme de pannes à répétition et en cascade à rendu le processus un peu plus difficile qu'à l'habitude. Certains problèmes étaient dus à la conception de la machine, d'autre, à de multiples interventions précédentes plus ou moins réussies.

Le test audio de la machine n'a pas été parfait non plus. Certes des sons sortent, ce qui est déjà un gros plus, mais pas tous. Heureusement, en retirant les UVPROM d'échantillons de leur support, je me suis assez vite rendu compte du problème :



Et me voilà maintenant à devoir recopier les ROMs d'origine parce que le set en place était un set spécifique installé par le propriétaire de la machine. La réparation d'une patte cassée est possible mais demande un certain temps. Il sera beaucoup plus facile dans un premier temps, de rendre la machine en état de fonctionnement au propriétaire. Charge à lui de retrouver des sets auprès d'un fournisseur 'sérieux' s'il le désir.

Les ROMs d'échantillons doivent être de type 27128. Ce sont là des versions de ROMs de 16Ko que l'on ne possède pas souvent. De 8Ko, on passe généralement au 32Ko, sachant que le brochage des 27256 est compatible avec celui des 27128. Si ce n'est que d'origine la broche 27 d'une 27128 est reliée au +5V. Ce qui correspond à la broche A14 d'une 27C256. Ne pas oublier de copier les données d'échantillon dans la deuxième partie des 32Ko d'une 27256 et non pas dans la première sinon la drumulator ne lira que des 0xFF, et donc ne fournira aucun son!



[Update 22/09/2018] Après toutes ces modifications et dépannages, j'ai enfin réussi à démarrer correctement la machine. Je pensais être arrivé au bout de mes peines mais en fait, non. D'une part je recevais, telle une injure', de façon très fréquente ce 'bAd' au démarrage, puis au fur et à mesure des tests, la machine s'est mise tout d'abord à rester plantée sur l'affichage total de tous les segments, puis de plus en plus fréquemment, à ne plus démarrer du tout!

En fait, et pour avoir discuté avec le propriétaire de la machine, sans le savoir j'avais certes règlé les problèmes les plus 'graves', ceux générés par des précédentes tentatives de dépannage, mais pas le problème de fond qui était qu'effectivement à la base, elle ne démarrait plus.

Quelques recherches m'ont permis de constater que le signal de RESET du processeur ressemblait fortement à un signal périodique. Comme signal de RESET, il y a mieux. En fait, le CA3086 qui gère le test de bon fonctionnement des alimentations était en cause :


J'ai donc changé aussi ce composant par un modèle équivalent, un CA3046 que j'avais sous la main.
Cela me permis évidemment de progresser dans la résolution du problème avec un démarrage normal à la mise sous tension. Démarrage normal ne survenant toutefois que de temps en temps, et de moins en moins souvent! Le problème était très simple : le signal de RESET, bien que de forme normale cette fois, arrivait bien trop rapidement au processeur. Comme tout processeur, le Z80 nécessite un certain nombre de cycles d'horloge avant de réellement être en mesure de démarrer. Durant tout ce temps d'initialisatoin interne du Z80, le signal de RESET DOIT être actif. L'ajout d'un petit condensateur entre la patte 1 et 3 de ce CA3046 a réglé ce problème.

Cette modification effectuée, la machine s'est mise à redémarrer de façon certaine à chaque mise sous tension. Et ceci, de façon fiable. Par contre subsiste le message 'bAd' au démarrage. Après mise en place de condensateurs de découplages sur la carte de la machine, la situation s'est améliorée, sans plus. Ce qui se passe est assez simple : à chaque allumage et démarrage, la tension de 5V fournie par le régulateur à la partie processeur connait de brefs et violents parasites. Ces parasites sont suffisamment important pour se propager à travers le système de sauvegarde par pile et donc désalimenter très brièvement les deux SRAM sauvegardée. Le résultat est imparable : 'bAd'!

Je n'ai hélas pas réussi à déterminer la cause de ce phénomène. Soit un problème en provenance du transformateur, ou alors une des diodes du pont de diodes qui laisserait passer un courant contraire etc etc... Etant donné le nombre d'heures passées à dépanner cette machine, je n'en ai pas rajouté et l'ai donc rendu en l'état à son propriétaire. Un indice cependant me laissait à penser que ça n'est pas parce que la machine affiche 'bAd' au démarrage, que le contenu des mémoires serait perdu. Et ce fût le cas. Quelques modifications de paramètres lors des essais, ont été conservés. Je pense donc que le problème vient réellement de l'alimentation, mais je ne sais pas ou.


Il n'y a pas à dire, elles sonne cette Drumulator, surtout branchée sur un ampli digne de ce nom!

What next?

J'en ai profité, lors de ce dépannage, pour dessouder la mémoire contenant les instructions du séquenceur qui génère les ondes audio. Le fonctionnement des registres, tel qu'expliqué dans la documentation technique n'est pas très difficile à appréhender. Mais la lecture du  contenu de cette PROM (IC8D) m'a permis de valider le concept.

D'autre part, je me retrouve avec quelques sets d'EPROM d'échantillons dont le fonctionnement est altéré du fait de pattes de composants cassées. Le même syndrome que ci-dessus...

Je vais donc tenter de découvrir ou se situent les adresses en mémoire programme, contenant les informations de début et de durée de son. Cela me permettra de créer des sets complets. Ce 'service' se trouve déjà sur Internet, mais sous forme disons, 'pas zéro défauts'!

D'autre part, je viens de recevoir des exemplaires de filtres SSM2044, des SSI2144 :


Sachant d'autre part, que j'ai déjà il y a quelques mois, retranscris le fonctionnement de la partie processeur de la Drumulator dans un FPGA complexe, mais que j'ai pu valider récemment le fonctionnement de mon code dans un circuit de type Altera MAX10...


... je dirais que je possède pratiquement tout ce qu'il faut pour recréer totalement la machine!

Il 'semblerait' d'ailleurs que je ne sois pas le seul à être intéressé par une version plus fiable et un peu améliorée de la Drumulator!
A suivre...

[Update 22/09/2018]J'avais un doute sur le test des ram statiques avec mon outil de diagnostic. En effet, la mémoire numérotée 13K semblait toujours indiquer des erreurs de lectures. En fait, le bit d'adresse A11 de ma carte reste systématiquement à '0'. De sorte que je testais toujours le circuit de ram 15K, et jamais le 13K. M'en étant rendu compte, je testais donc les RAM sur le support 15K.
Je viens donc de tester mon outil de diag. Pour cela, j'ai créé une routine qui fait générer un signal carré d'à peu près 1KHz sur chaque port de sortie. Le bit A11 reste effectivement 'coincé' à '0'. Le circuit MCP23S17 semble donc devoir être remplacé. Comme ce circuit fonctionnait parfaitement sur ma propre Drumulator, je pense que le défaut a été généré par la Drumulator en dépannage : dommage collatéral, comme l'on dit!

vendredi 7 septembre 2018

Vive le Néo Libéralisme....

Ou quand les rentiers gèrent tranquillement leurs petites affaires...


Article paru sur Francetvinfo.

Dans notre belle et grande société Néo-libérale ou la liberté économique est surtout celle des puissants, rien de nouveau me direz-vous, on se demande pourquoi le marché français est si peu diversifié en ce qui concerne ce type de matériel.

Pour boucler la boucle, il suffit de rajouter que la majorité de ces entreprises possèdent des représentants dans les instances de normalisation, facilitant ainsi la mise en place de normes décourageant toute tentative de nouvel entrant sur le marché et voilà : chasse gardée pour un très petit nombre d'élus.

Tout ceci, bien évidemment pour le plus grand bénéfice de la recherche, de l'innovation, d'un monde  meilleur etc etc... , au profit des investisseurs rentiers en bourse qui encaissent au passage plus-values sur les titres et confortables dividendes garantis.

J'en rajoute? Je vous laisse apprécier les chefs d'information judiciaire :


Savoureux, non? Corruption? Mais qu'est-ce à dire, diantre : pas de ça chez nous!!!

Pour rappel : pour l'instant il ne s'agit que d'information judiciaire. Les entreprises citées ne sont pas mises en accusation. Tout juste est-on autorisé à s'imaginer qu'il n'y a pas de fumée sans feu...

Allo, Manu, il est ou ton nouveau monde? Bon, pour une fois le sujet est étalé en place (presque) publique, c'est déjà ça. Est-ce peut-être là le nouveau monde et que je n'y comprendrais rien!

Enjoy!